SK하이닉스는 8일부터 12일까지 일본 교토에서 개최 중인 ‘IEEE VLSI 심포지엄 2025’에서 중장기 D램 기술전략을 발표하며, 향후 수십 년을 이끌 차세대 기술 방향을 제시했다. 이번 심포지엄은 세계 반도체 분야에서 최고 권위를 지닌 학술행사로, 차세대 회로 설계, 공정, 패키징 및 메모리 기술을 중심으로 첨단 연구 결과가 공개되는 자리다.

행사 3일차인 10일, SK하이닉스의 차선용 미래기술연구원장(CTO)은 ‘지속 가능한 미래를 위한 D램 기술 혁신’이라는 주제로 기조연설을 진행했다.

그는 연설에서 “기존의 미세 공정 기술만으로는 더 이상 성능과 용량을 획기적으로 향상시키기 어려운 상황에 직면하고 있다”며 “이 같은 한계를 돌파하기 위해 10나노 이하의 초미세 영역에서는 새로운 구조와 소재를 기반으로 하는 4F² VG 플랫폼과 3D D램 기술로의 전환이 필요하다”고 강조했다.

‘4F² VG’는 셀 면적을 최소화하고 트랜지스터 게이트를 수직으로 구성하는 방식으로, 기존 6F² 셀 대비 높은 집적도와 에너지 효율을 기대할 수 있다. 특히, VG 구조와 웨이퍼 본딩 기술을 결합할 경우 회로를 셀 아래로 배치해 전기적 성능까지 크게 개선할 수 있다는 것이 회사 측의 설명이다.

차 CTO는 또한 “3D D램은 향후 메모리 시장의 게임 체인저가 될 수 있으며, 비용 증가 우려에도 불구하고 기술 혁신을 통해 생산성을 확보할 수 있다”고 말했다. 그는 소재 및 D램 구성 요소 전반에 대한 기술 고도화 전략도 병행 추진 중임을 밝혔다.

이어 그는 “과거 20나노 이하로의 진입도 어려울 것이라는 예측을 기술로 극복해 온 것처럼, 향후 30년을 위한 기술 기반을 지금부터 구축해야 한다”며, “젊은 세대 엔지니어들에게 새로운 방향성을 제시하고, 업계 전반과의 협력을 통해 현실화하겠다”고 말했다.

이번 심포지엄 마지막 날인 12일에는 박주동 부사장(차세대D램 TF 리더)이 차세대 D램에 적용된 VG 구조 및 웨이퍼 본딩 기술과 관련된 최신 연구 결과를 발표할 예정이다.